序列信号发生器的设计.doc

序列信号发生器的设计
一：设计原理说明
二：设计实现（FPGA，Verilog）
1：Verilog硬件描述语言设计实现：
2：利用仿真软件进行编译仿真，给出电路的时序逻辑波形。
3：VHDL代码设计实现：