简易时钟.doc

摘要

在Quartus Ⅱ的开发环境下，用VHDL硬件描述语言设计了一个可以在FPGA芯片上实现的数字时钟，通过将代码下载到FPGA的开发平台Altera DE2开发板上进行了验证。由于数字时钟的通用性及VHDL语言的可移植性，因此本数字时钟可直接应用在各种不同系列的FPGA芯片的设计中。另外，本次课程设计使用了计数器74LS160，二进制计数器CD4060，译码器74LS48和双D触发器CD4013和数码管等一系列器件。实现了时钟时、分、秒的计时。通过编程实现了时钟的秒闪功能等。
关键词：FPGA VHDL 计数器 译码器