8位全加器的设计与实现,一、设计任务及要求：1．设计和实现8位全加器，并完成编译、综合、适配、仿真和在gw48-cp++实验平台上，实验测试，即选择电路模式no.0；键2、键1输入8位加数；键3改变锁存再用键2、键1输入被加数；数码管6和数码管5显示加和；数码管7显示进位cout。2．请画出时序仿真图3．进行必要的数据测试
已加入诚信保障计划,若无法下载可先行赔付8位全加器的设计与实现
一、设计任务及要求：
1．设计和实现8位全加器，并完成编译、综合、适配、仿真和在GW48-CP++实验平台上，实验测试，即选择电路模式NO.0；键2、键1输入8位加数；键3改变锁存再用键2、键1输入被加数；数码管6和数码管5显示加和；数码管7显示进位COUT。
2．请画出时序仿真图
3．进行必要的数据测试
